DDR5 SDRAM — Wikipédia

Cet article est une ébauche concernant l’informatique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

La Double Data Rate 5 Synchronous Dynamic Random-Access Memory, ou DDR5 SDRAM, est un type de mémoire vive dynamique qui succède à la DDR4 SDRAM et dont les spécifications faites par le JEDEC^[1] ont été finalisées en 2020^[2].

Elles sont prévues pour diminuer la consommation électrique par rapport aux DDR4 SDRAM, tout en doublant la bande passante^[3],[4].

Une nouvelle fonctionnalité appelée Decision Feedback Equalization (DFE) permet l’évolutivité de la vitesse d’entrée/sortie (E/S) pour une bande passante plus élevée et une amélioration des performances. La DDR5 a à peu près la même latence (environ 14 ns) que la DDR4 et la DDR3^[5]. La mémoire DDR5 multiplie par huit la capacité maximale des barrettes DIMM qui passe de 64 Go à 512 Go^[6],[7]. La DDR5 a également des taux de transfert plus élevés que la DDR4, jusqu’à 8 GT/s, ce qui se traduit par une bande passante de 64 Go/s (8 GT/s * 64 bits de largeur / 8 bits/octet = 64 Go/s) par DIMM.

La société coréenne SK Hynix a produit les premières DDR5 16 Go fin 2018^[8].

Samsung a annoncé la disponibilité des DDR5 pour la fin de l'année 2019^[9] et présente le Samsung Galaxy S20 le 11 février 2020, premier smartphone possédant de la mémoire LPDDR5.

Caractéristiques[modifier | modifier le code]

Contrairement à la DDR4, toutes les puces DDR5 disposent d’un code de correction d’erreur (en) sur puce, où les erreurs sont détectées et corrigées avant d’envoyer les données au processeur. Cependant, ce n’est pas la même chose qu’une véritable mémoire ECC avec des puces de correction de données supplémentaires sur le module de mémoire. La correction d’erreur sur puce de la DDR5 permet d’améliorer la fiabilité et d’autoriser des puces de RAM plus denses, ce qui réduit le taux de défauts par puce. Il existe encore des variantes DIMM DDR5 non ECC et ECC ; les variantes ECC ont des lignes de données supplémentaires vers le processeur pour envoyer des données de détection d’erreurs, ce qui permet au processeur de détecter et de corriger les erreurs qui se produisent en transit^[10].

Chaque module DIMM DDR5 dispose de deux canaux indépendants. Les générations précédentes de barrettes DIMM ne comportaient qu’un seul canal et un seul bus CA (commande/adresse) contrôlant l’ensemble du module de mémoire avec ses 64 bits (pour les mémoires non ECC) ou 72 bits (pour les mémoires ECC). Les deux sous-canaux d’un module DIMM DDR5 ont chacun leur propre bus CA, contrôlant 32 bits pour la mémoire non ECC et 36 ou 40 bits pour la mémoire ECC, ce qui donne un nombre total de 64, 72 ou 80 bits. La largeur réduite du bus est compensée par une longueur de rafale minimale doublée de 16, ce qui préserve la taille d’accès minimale de 64 octets, ce qui correspond à la taille de la ligne de cache utilisée par les microprocesseurs x86 modernes^[11].

Modules standard DDR5 JDEC[modifier | modifier le code]

DDR5-, suivi de quatre chiffres, indique le taux de transfert de données qui est normalement utilisé pour décrire les puces DDR.

PC5-, suivi de cinq chiffres, indique le taux de transfert global, en mégaoctets par seconde, et ne s’applique qu’aux modules (modules DIMM assemblés). Étant donné que les modules de mémoire DDR5 transfèrent les données sur un bus de 8 octets (64 bits de données) de large, le taux de transfert maximal du module (en Mo/s) est calculé en multipliant par huit le nombre de transfert par seconde.

• DDR5-4000 (PC5-32000)
• DDR5-4400 (PC5-35200)
• DDR5-4800 (PC5-38400)
• DDR5-5200 (PC5-41600)
• DDR5-5600 (PC5-44800)
• DDR5-6000 (PC5-48000)
• DDR5-6200 (PC5-49600)
• DDR5-6400 (PC5-51200)
• DDR5-6800 (PC5-54400)
• DDR5-7200 (PC5-57600)
• DDR5-7600 (PC5-60800)
• DDR5-8000 (PC5-64000)

Utilisation[modifier | modifier le code]

Intel[modifier | modifier le code]

Les processeurs Alder Lake de 12^e génération et Raptor Lake de 13^e génération prennent en charge à la fois la DDR5 et la DDR4 mais, généralement, il n’y a des barrettes DIMM que d'un seul type sur une carte mère. Certaines cartes mères équipées du chipset H610 d’Intel prennent en charge à la fois la DDR4 et la DDR5, mais pas simultanément^[12].

Les processeurs de serveur Sapphire Rapids (en) prennent en charge la DDR5 mais pas la DDR4.

AMD[modifier | modifier le code]

La DDR5 et la LPDDR5 sont prises en charge par les APU mobiles Ryzen série 6000, d'architecture Zen 3+. Les processeurs de bureau Ryzen série 7000 (Zen 4) prennent également en charge la mémoire DDR5 en standard^[13].

Les processeurs de serveur Epyc Genoa et Bergamo de quatrième génération prennent en charge la DDR5 à 12 canaux sur le socket SP5 (en)^[14],[15].

Notes et références[modifier | modifier le code]

Voir aussi[modifier | modifier le code]

Lien externe[modifier | modifier le code]

« La dram ddr5 sera dans les ordinateurs à partir de 2020 », sur Le Monde informatique (consulté le 11 novembre 2023).

• Portail de l’électricité et de l’électronique
• Portail de l’informatique